Bài giảng Cấu kiện điện tử - Chương 1: Giới thiệu môn học - Đỗ Mạnh Hà

Ha M. Do -PTIT Lecture 1 1
CẤU KIỆN ĐIỆN TỬ
ELECTRONIC DEVICES
ĐỗMạnh Hà
KHOA KỸ THUẬT ĐIỆN TỬ 1
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG - PTIT
8/2009
1/176
Ha M. Do -PTIT Lecture 1 1
CẤU KIỆN ĐIỆN TỬ
ELECTRONIC DEVICES
ĐỗMạnh Hà
KHOA KỸ THUẬT ĐIỆN TỬ 1
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG - PTIT
8/2009
Ha M. Do -PTIT Lecture 1 2
(ECE) Electrical and Computer Engineering Specialties
Information
Engineering
Electrical
Engineering
Computer
Engineering /
Computer 
Science
Electronics
Circuits
Optics
Power systems
Electromagnetic
Algorithms
Architecture
Complexity
Programming
Language
Compilers
Operating 
Systems
Digital signal processing
Communications
Information theory
Control theory
Ha M. Do -PTIT Lecture 1 3
Giới thiệu môn học
Mục đích môn học:
- Trang bị cho sinh viên những kiến thức về nguyên lý hoạt động, đặc tính, 
tham số và lĩnh vực sử dụng của các loại cấu kiện (linh kiện) điện tử để làm
nền tảng cho các môn học chuyên ngành. 
- Môn học khám phá các đặc tính bên trong của linh kiện bán dẫn, từ đó SV có
thể hiểu được mối quan hệ giữa cấu tạo hình học và các tham số của cấu kiện, 
ngoài ra hiểu được các đặc tính về điện, sơ đồ tương đương, phân loại và ứng
dụng của chúng. 
Cấu kiện điện tử?
Là các phần tử linh kiên rời rạc, mạch tích hợp (IC)  tạo nên mạch
điện tử, các hệ thống điện tử.
Gồm các nội dung chính sau: 
+ Giới thiệu chung về cấu kiện điện tử.
+ Vật liệu điện tử
+ Cấu kiện thụ động: R, L, C, Biến áp
+ Điốt
+ Transistor lưỡng cực – BJT.
+ Transistor hiệu ứng trường – FET
+ Cấu kiện quang điện tử. 
Ha M. Do -PTIT Lecture 1 4
Cấu kiện điện tử
2/176
Ha M. Do -PTIT Lecture 1 5
Sơ đồ khối một hệ thống điện tử điển hình
Đầu vào hoặc
Nguồn tín hiệu:
điện, cơ, sóng âm
Sensor, detector,
or transducer:
Tín hiệu dưới dạng
dòng hoặc điện áp
Mạch vào:
Bộ lọc, khuếch
đại, hạn biên
ADC,
Xử lý tín hiệu số
Tính toán:
ra quyết định,
điều khiển
Đầu ra:Màn hình,
kích hoạt thiết bị,
tín hiệu đưa tới
hệ thống tiếp theo
‹ CD / DVD recoders and players
‹ Cell phones
‹ Robotic control
‹ Weather prediction systems
Ha M. Do -PTIT Lecture 1 6
Hệ thống điện tử (1)
Ha M. Do -PTIT Lecture 1 7
Hệ thống điện tử (2)
Images: amazon.com
Ha M. Do -PTIT Lecture 1 8
Hệ thống điện tử (3)
3/176
Ha M. Do -PTIT Lecture 1 9
Hệ thống điện tử (4)
Ha M. Do -PTIT Lecture 1 10
Hệ thống điện tử (5)
NOKIA 8260 (Mặt trước)
Ha M. Do -PTIT Lecture 1 11
Hệ thống điện tử (6)
NOKIA 8260 (Mặt sau)
Ha M. Do -PTIT Lecture 1 12
Giới thiệu chung về Cấu kiện điện tử
- Cấu kiện điện tử ứng dụng trong nhiều lĩnh vực. Nổi bật nhất là ứng
dụng trong lĩnh vực điện tử - viễn thông, CNTT.
- Cấu kiện điện tử rất phong phú, nhiều chủng loại đa dạng.
- Công nghệ chế tạo linh kiện điện tử phát triển mạnh mẽ, tạo ra những
vi mạch có mật độ rất lớn (Vi xử lý Intel COREi7 - khoảng hơn 1,3 tỉ
Transistor)
- Xu thế các cấu kiện điện tử có mật độ tích hợp ngày càng cao, có tính
năng mạnh, tốc độ lớn
4/176
Ha M. Do -PTIT Lecture 1 13
Ứng dụng của cấu kiện điện tử
Sand Chips on Silicon wafers
Chips
Ha M. Do -PTIT Lecture 1 14
Ứng dụng của cấu kiện điện tử
- Các linh kiện bán dẫn như diodes, transistors và mạch tích hợp (ICs) có
thể tìm thấy khắp nơi trong cuộc sống (Walkman, TV, ôtô, máy giặt, 
máy điều hoà, máy tính,). Chúng ta ngày càng phụ thuộc vào chúng
và những thiết bị này có chất lượng ngày càng cao với giá thành rẻ hơn.
- PCs minh hoạ rất rõ xu hướng này.
- Nhân tố chính đem lại sự phát triển thành công của nền công nghiệp
máy tính là việc thông qua các kỹ thuật và kỹ năng công nghiệp tiên
tiến người ta chế tạo được các Transistor với kích thước ngày càng nhỏ
→ giảm giá thành và công suất.
Ha M. Do -PTIT Lecture 1 15
Đặc điểm phát triển của mạch tích hợp (IC)
- Tỷ lệ giá thành/tính năng của IC giảm 25% –30% mỗi năm.
- Số chức năng, tốc độ, hiệu suất cho mỗi IC tăng:
- Kích thước wafer tăng
- Mật độ tích hợp tăng nhanh
- Thế hệ công nghệ IC: 
+ SSI - Small-Scale Integration
+ MSI – Medium-Scale Integration
+ LSI- Large-Scale Integration
+ VLSI- Very-large-scale integration
+ SoC - System-on-a-Chip
+ 3D-IC - Three Dimensional Integrated Circuit
+ Nanoscale Devices, 
Ha M. Do -PTIT Lecture 1 16
Định luật MOORE
5/176
Ha M. Do -PTIT Lecture 1 17
Ví dụ: Intel Processor
Intel386TM DX
Processor
Intel486TM DX
Processor
Pentium® Processor
Pentium® Pro &
Pentium® II Processors
1.5μ 1.0μ 0.8μ 0.6μ 0.35μ 0.25μSilicon ProcessTechnology
45nm
Nowadays!
Ha M. Do -PTIT Lecture 1 18
Cấu trúc chương trình
Lecture 1- Introduction (Giới thiệu chung)
Lecture 2- Passive Components (Cấu kiện thụ động)
Lecture 3- Semiconductor Physics (Vật lý bán dẫn)
Lecture 4- P-N Junctions (Tiếp giáp P-N)
Lecture 5- Diode (Điốt)
Lecture 6- BJT (Transistor lưỡng cực)
Lecture 7- FET (Transistor hiệu ứng trường)
Lecture 8- OptoElectronic Devices
(Cấu kiện quang điện tử)
Lecture 9- Thyristor
Ha M. Do -PTIT Lecture 1 19
Tài liệu học tập
- Tài liệu chính:
+ Lecture Notes (Electronic Devices – DoManhHa – PTIT – 8/2009)
- Tài liệu tham khảo:
1. Electronic Devices and Circuit Theory, Ninth edition, Robert Boylestad, 
Louis Nashelsky, Prentice - Hall International, Inc, 2006.
2. MicroElectronics, an Intergrated Approach, Roger T. Home - University of 
California at Berkeley, Charles G. Sodini – MIT , 1997
3. Giáo trình Cấu kiện điện tử và quang điện tử, Trần Thị Cầm, Học viện
CNBCVT, 2002
4. Electronic Devices, Second edition, Thomas L.Floyd, Merill Publishing 
Company, 1988.
5. Introductory Electronic Devices and Circuits, conventional Flow Version, 
Robert T. Paynter, Prentice Hall, 1997.
6. Electronic Principles, Albert Paul Malvino, Fifth edition.
7. Linh kiện bán dẫn và vi mạch, Hồ văn Sung, NXB GD, 2005
8. MicroElectronic Circuits and Devices, Mark N. Horenstein, Boston University, 
1996
9. Lecture Notes (MIT, Berkeley, Harvard, Manchester University) 
Ha M. Do -PTIT Lecture 1 20
Yêu cầu môn học
- Sinh viên phải nắm được kiến thức cơ bản về vật lý bán dẫn, về tiếp
giáp PN, cấu tạo, nguyên lý, sơ đồ tương đương, tham số, phân cực, 
chế độ xoay chiều, phân loại, một số ứng dụng của các loại cấu kiện
điện tử được học.
- Sinh viên phải đọc trước các Lecture Notes trước khi lên lớp.
- Sinh viên phải tích cực trả lời câu hỏi của giảng viên và tích cực đặt
câu hỏi trên lớp hoặc qua email: caukien@gmail.com
- Làm bài tập thường xuyên, nộp vở bài tập bất cứ khi nào Giảng viên
yêu cầu, hoặc qua email: caukien@gmail.com
- Tự thực hành theo yêu cầu với các phần mềm EDA.
- Điểm môn học:
+ Chuyên cần + Bài tập : 10 %
+ Kiểm tra giữa kỳ : 10 %
+ Thí nghiệm : 10 % 
+ Thi kết thúc : 70 %
Kiểm tra : - Câu hỏi ngắn
- Bài tập
Thi kết thúc: -Câu hỏi ngắn và trắc nghiệm
- Bài tập
6/176
Ha M. Do -PTIT Lecture 1 21
Giới thiệu các phần mềm EDA hỗ trợ môn học
- Circuit Maker: Phân tích, mô phỏng cấu kiện tương tự và số dễ sử
dụng nhất.
- OrCAD (R 9.2):
- Multisim (R 7)-Electronic Workbench, Proteus 
- Tina Pro 7.0: Phân tích, mô phỏng cấu kiện tương tự và số trực quan
nhất, có các công cụ máy đo ảo nên tính thực tiễn rất cao.
- Mathcad (R 11): Làm bài tập: tính toán biểu thức, giải phương trình
toán học, vẽ đồ thị... 
(Sinh viên nên sử dụng Tina Pro 7.0 để thực hành, làm bài tập, phân
tích, mô phỏng cấu kiện và mạch điện tử ở nhà)
Ha M. Do -PTIT Lecture 1 22
Yêu cầu kiến thức lý thuyết mạch cần biết
- Khái niệm về các phần tử mạch điện cơ bản: R, L, C; Nguồn dòng, 
nguồn áp không đổi; Nguồn dòng, nguồn áp có điều khiển
- Phương pháp cơ bản phân tích mạch điện:
+ m1 (method 1) : Các định luật Kirchhoff : KCL, KVL
+ m2: Luật kết hợp (Composition Rules)
+ m3: Phương pháp điện áp nút (Node Method)
+ m4: Xếp chồng (Superposition)
+ m5: Biến đổi tương đương Thevenin, Norton
- Phương pháp phân tích mạch phi tuyến
+ Phương pháp phân tích: dựa vào m1, m2,m3
+ Phương pháp đồ thị
+ Phân tích gia số (Phương pháp tín hiệu nhỏ - small signal method)
- Mạng bốn cực: tham số hỗn hợp H
Ha M. Do -PTIT Lecture 1 23
Lecture 1 – Giới thiệu chung
1.1 Khái niệm cơ bản
1.2 Phần tử mạch điện cơ bản
1.3 Phương pháp cơ bản phân tích mạch điện
1.4 Phương pháp phân tích mạch phi tuyến
1.5 Phân loại cấu kiện điện tử
1.6 Giới thiệu về vật liệu điện tử
Ha M. Do -PTIT Lecture 1 24
1.1 Khái niệm cơ bản
+ Điện tích và dòng điện
+ DC và AC
+ Tín hiệu điện áp và dòng điện
+ Tín hiệu (Signal) và Hệ thống (System)
+ Tín hiệu Tương tự (Analog) và Số (Digital)
+ Tín hiệu điện áp và Tín hiệu dòng điện
7/176
Ha M. Do -PTIT Lecture 1 25
Điện tích và dòng điện
+ Mỗi điện tử mang điện tích: –1.602 x 10-19 C (Coulombs)
+ 1C = Điện tích của 6.242 x 1018 điện tử (electron)
+ Ký hiệu điện tích: Q. Đơn vị: coulomb (C)
Dòng điện (Current)
– Là dòng dịch chuyển của các điện tích thông qua vật dẫn hoặc phần tử
mạch điện
– Ký hiệu: I, i(t)
– Đơn vị: Ampere (A). 1A=1C/s
– Mối quan hệ giữa dòng điện và điện tích
)()( tq
dt
dti =
∫ += t
t
tqdttitq
0
)( )()( 0
Ha M. Do -PTIT Lecture 1 26
DC và AC
DC (Direct current): Dòng một chiều
– Dòng điện có chiều không đổi theo thời gian.
– Tránh hiểu nhầm: DC = không đổi, 
– Ví dụ
I=3A, i(t)=10 + 5 sin(100πt) (A)
AC (Alternating Current): Dòng xoay chiều
– Dòng điện có chiều thay đổi theo thời gian
– Tránh hiểu nhầm: AC = Biến thiên theo thời gian
– Ví dụ: 
( )
( )tti
tti
π
π
200cos125)(
 ;2cos2)(
+=
=
Nikola Tesla
(1856 – 1943)
Thomas Edison
(1847 – 1931)
Ha M. Do -PTIT Lecture 1 27
Tín hiệu (Signal) và Hệ thống (System)
Microphone Encoder Transmitter
Ví dụ hệ thống điện thoại
input
Speaker Decoder Receiver
output
output
input
Channelsignals signalssignals signals
Ha M. Do -PTIT Lecture 1 28
Signal (Tín hiệu)
• Tín hiệu: là đại lượng vật lý mang thông tin vào và ra của hệ thống.
• Ví dụ
– Tiếng nói, âm nhạc, âm thanh 
– Dao động từ các hệ thống cơ học
– Chuỗi video và ảnh chụp
– Ảnh cộng hưởng từ (MRI), Ảnh x-ray
– Sóng điện từ phát ra từ các hệ thống truyền thông
– Điện áp và dòng điện trong cấu kiện, mạch, hệ thống
– Biểu đồ điện tâm đồ (ECG), Điện não đồ
– Emails, web pages .
• Mỗi loại tín hiệu tương ứng với nguồn nào đó trong tự nhiên.
• Tín hiệu thường được biểu diễn bằng hàm số theo thời gian, tần số
hay khoảng cách
8/176
Ha M. Do -PTIT Lecture 1 29
Hệ thống (Systems) và mô hình
• Mô hình (Model): Các hệ thống trong thực tế có thể mô tả bằng mô
hình thể hiện mối quan hệ giữa tín hiệu đầu vào và tín hiệu đầu ra của
hệ thống.
• Một hệ thống có thể chứa nhiều hệ thống con.
• Mô hình hệ thống có thể được biểu diễn bằng biểu thức toán học, bảng
biểu, đồ thị, giải thuật 
• Ví dụ hệ thống liên tục:
Ha M. Do -PTIT Lecture 1 30
Tín hiệu Tương tự (Analog) và Số (Digital)
‹ Tương tự (Analog)
‹ Tín hiệu có giá trị biến đổi liên tục theo thời gian
‹ Hầu hết tín hiệu trong tự nhiên là tín hiệu tương tự
‹ Digital
‹ Tín hiệu có giá trị rời rạc theo thời gian
‹ Tín hiệu lưu trong các hệ thống máy tính là tín hiệu số, 
theo dạng nhị phân
t
x(t)
n
x[n]
Analog Signal Digital Signal
ℜ∈)(, txt Ζ∈][, nxn
Ha M. Do -PTIT Lecture 1 31
Biểu diễn dạng tín hiệu liên tục và Rời rạc
CD, DVD, cellular phones, 
digital camera & camcorder, 
digital television, inkjet printer
Switched capacitor filter, speech 
storage chip, half-tone 
photography
Thời gian
rời rạc
(Space)
telegraph
Local telephone, cassette-tape 
recording & playback, 
phonograph, photograph
Thời gian
liên tục
(Space)
Biên độ rời rạcBiên độ liên tục
t
x(t)
t
x(t)
n
x[n]
n
x[n]
Ha M. Do -PTIT Lecture 1 32
Tín hiệu điện áp và Tín hiệu dòng điện
Dòng điện (Current)
– Là dòng dịch chuyển của các điện tích thông qua vật dẫn hoặc
phần tử mạch điện
– Ký hiệu: I, i(t)
– Đơn vị: Ampere (A). 1A=1C/s
– Nguồn tạo tín hiệu dòng điện: Nguồn dòng
Điện áp (Voltage)
– Hiệu điện thế giữa giữa 2 điểm
– Năng lượng được truyền trong một đơn vị thời gian của điện tích
dịch chuyển giữa 2 điểm. 
– Ký hiệu: v(t), Vin; Uin; Vout; V1;U2.
– Đơn vị: Volt (V)
– Nguồn tạo tín hiệu điện áp: Nguồn áp
9/176
Ha M. Do -PTIT Lecture 1 33
1.2 Các phần tửmạch điện cơ bản
+ Nguồn độc lập
+ Nguồn có điều khiển
+ Phần tử thụ động
+ Ký hiệu các phần tử mạch điện trong sơ đồ mạch (Schematic)
Ha M. Do -PTIT Lecture 1 34
Nguồn độc lập
Nguồn Pin
+
V
Nguồn áp độc lập lý tưởng
I, i(t)
+_ V; v(t)
Nguồn dòng độc lập lý tưởng
Nguồn áp độc lập không lý tưởng
+_ V; v(t)
RS
Nguồn dòng độc lập không lý tưởng
I, i(t) RS
Nguồn dòng
Nguồn áp
+
_
I, i(t)
Ha M. Do -PTIT Lecture 1 35
Nguồn có điều khiển
Nguồn áp
Nguồn dòng
Nguồn áp có điều khiển lý tưởng Nguồn áp có điều khiển không lý tưởng
+_ U(I) +_ U(U) +_ U(I)
RS
+_ U(U)
RS
Nguồn dòng có điều khiển lý tưởng Nguồn dòng có điều khiển không lý tưởng
I(I) I(U) I(I) RS I(U) RS
Ha M. Do -PTIT Lecture 1 36
Phần tử thụ động
10/176
Ha M. Do -PTIT Lecture 1 37
Ký hiệu của các phần tử cơ bản trong sơ đồ mạch (Schematic) 
Dây dẫn = Dẫn điện tuyệt đối~ Điểm nối Không nối
R
Điện trở
+
Nguồn Pin
+_
Nguồn áp Nguồn dòng
Điểm đầu cuối
Tụ điện
V V I
C
Điện cảm
L
Đất (GND)
Ha M. Do -PTIT Lecture 1 38
1.3 Phương pháp cơ bản phân tích mạch điện
+ m1 (method 1) : Các định luật Kirchhoff : KCL, KVL
+ m2: Luật kết hợp (Composition Rules)
+ m3: Phương pháp điện áp nút (Node Method)
+ m4: Xếp chồng (Superposition)
+ m5: Biến đổi tương đương Thevenin, Norton
Ha M. Do -PTIT Lecture 1 39
m1: Các định luật Kirchhoff : KCL, KVL
Mục tiêu: Tìm tất cả các thành phần dòng điện và điện áp trong mạch.
Các bước thự hiện:
1. Viết quan hệ V-I của tất cả các phần tử mạch điện
2. Viết KCL cho tất cả các nút
3. Viết KVL cho tất cả các vòng
Rút ra được hệ nhiều phương trình, nhiều ẩn => Giải hệ
Chú ý: Trong quá trình viết các phương trình có thể rút gọn ngay để
giảm số phương trình số ẩn.
Ha M. Do -PTIT Lecture 1 40
KCL - Kirchhoff’s Current Law
Kirchhoff’s current law (KCL)
–Tổng giá trị cường độ dòng điện đi vào và ra tại một nút bằng
không
– Tổng giá trị cường độ dòng điện đi vào nút bằng Tổng giá trị
cương độ dòng điện đi ra khỏi nút.
∑
=
=
N
n
nn tia
1
0)(
Nút
1i
2i
3i
0321 =−+ iii
321 iii =+
1i
2i
3i
Gustav Kirchhoff
(1824 – 1887)
an= 1 Nếu in(t) đi vào nút
an=-1 Nếu in(t) đi ra khỏi nút
11/176
Ha M. Do -PTIT Lecture 1 41
Ví dụ sử dụng KCL
Mạch nối tiếp
Ví dụ
A
B
C
Ai
Bi
Ci
1N
2N
BA iiN = :1
CB iiN = :2
CBA iii ==⇒ 
Ai 2−=
A3
?=i
A1
A2 A3
A1
A2
A2A4
Ha M. Do -PTIT Lecture 1 42
KVL - Kirchhoff’s Voltage Law
Kirchhoff’s voltage law (KVL)
– Tổng điện áp trong một vòng kín bằng không
Ví dụ:
∑
=
=
N
n
nn tvb
1
0)(
loop 1 loop 2
1
5
3
9
+
_
+
+
+
_
_
3
12
4
+
+
+
_
_
_ _
loop 3
09351 :1 Loop =−++ VVVV
054123 :2 Loop =−−+− VVVV
09341231 :3 Loop =−+−+− VVVVVV
bn= 1 Nếu vn(t) cùng chiều với vòng
bn=-1 Nếu vn(t) ngược chiều với vòng
Ha M. Do -PTIT Lecture 1 43
Ví dụ sử dụng KVL
Xét về mặt năng lượng
Mạch song song
A
B
C
Av
Bv
Cv
+ _
+
_
_+
i
0=++ cba ppp
0 =−+⇒ iviviv cba
0 =−+⇒ cba vvv
B Bv
+
_A A
v
+
_ C C
v
+
_
baba vvvv =⇒=+− 0
cbcb vvvv =⇒=+− 0
cba vvv ==⇒
Ha M. Do -PTIT Lec ...  độ rất lớn nên giữa chân B 
và E của transistor sau thường có điện trở để
ổn định nhiệt.
Ha M. Do-PTIT Lecture 9 48
 !NPN
 !PNP
F
D
1
B
P
1
0
4
S
A
K
G 
2
N
1
5
9
5
1
N
1
1
8
3
1
52
4
6
3
Các bộ ghép quang (4)
c) Bộ ghép quang với quang Thyristor:
- Gồm một điốt quang và 2 transistor lắp theo nguyên lý của SCR. 
- Khi có ánh sang hồng ngoại do LED ở sơ cấp chiếu vào điốt quang
thì sẽ có dòng điện IB cấp cho transistor NPN và khi transistor NPN 
dẫn thì sẽ điều khiển transistor PNP dẫn điện. Như vậy thyristor
quang đã được dẫn điện và sẽ duy trì trạng thái dẫn mà không cần
kích liên tục ở sơ cấp. 
- Để tăng khả năng chống nhiễu người ta nối giữa chân G và K bằng
một điện trở từ vài KΩ÷vài chục KΩ
Hình 9.25 Ký hiệu và cấu trúc bán dẫn tương đương của Thyristor quang164/176
Ha M. Do-PTIT Lecture 9 49
Các bộ ghép quang (5)
d) OPTO- Triac: có cấu trúc bán dẫn như hình vẽ
2
N
5
4
4
4
1
N
1
1
8
3
1
52
4
6
3
T1
1
k !NPN !PFD1 BP104S !NPN !PNPF 1 BP104S 1
kG
T2
Hình 9.26 Ký hiệu và cấu trúc bán dẫn tương đương của Triac quang
Ha M. Do-PTIT Lecture 9 50
Các bộ ghép quang (6)
Ứng dụng:
- Các loại bộ ghép quang có dòng điện ở sơ cấp cho LED hồng ngoại
khoảng 10 mA.
- Đối với transistor quang khi thay đổi trị số dòng điện qua LED hồng
ngoại ở sơ cấp sẽ làm thay đổi dòng điện ra IC của transistor quang ở
thứ cấp.
- Các bộ ghép quang có thể dùng thay cho rơle hay biến áp xung để
giao tiếp với tải thường có điện áp cao và dòng điện lớn.
Ha M. Do-PTIT Lecture 9 51
Các bộ ghép quang (7)
* Mạch điện hình 9.27 là ứng dụng của transistor quang để điều khiển
đóng ngắt rơle. 
Transistor quang trong bộ ghép quang được ghép Darlington với
transistor công suất bên ngoài. Khi LED hồng ngoại ở sơ cấp được cấp
được cấp nguồn 5V thì transistor quang dẫn điều khiển transistor công
suất dẫn để cấp điện cho rơle RY. Điện trở 390Ω để giới hạn dòng qua 
LED hồng ngoại khoảng 10mA.
Hình . 
 1k NDAR1
D
1
N
1
1
8
3
390 Ω
+5V
1
N
1
1
8
3
1
m
RY
+24V
9.27 . 
Ha M. Do-PTIT Lecture 9 52
Các bộ ghép quang (8)
* Mạch điện hình 9.28 là ứng dụng của OPTO- Triac để đóng ngắt điện
cho tải dùng nguồn xoay chiều 220V. 
Điện trở 1kΩ để giới hạn dòng qua LED hồng ngoại khoảng 10mA. Khi
LED sơ cấp được cấp nguồn 12V thì triac quang sẽ được kích và dẫn điện
tạo dòng kích cho triac công suất. Khi triac công suất được kích sẽ dẫn
điện như một công tắc để đóng điện cho tải.
+12V
2
N
5
4
4
4
U
1
D
3
0
1
N
1
1
8
3
~220V
Tải 1k
Hình 9.28 
165/176
Ha M. Do - PTIT Lecture 10 1
CẤU KIỆN ĐIỆN TỬ
ELECTRONIC DEVICES
Lecture 10- IC Fabrication Technology 
(CN chế tạo vi mạch)
ĐỗMạnh Hà
KHOA KỸ THUẬT ĐIỆN TỬ 1
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG - PTIT
8/2009
Ha M. Do - PTIT Lecture 10 2
Lecture 10- IC Fabrication Technology (CN chế tạo vi mạch)
1. Giới thiệu chung
2. Quy trình chế tạo vi mạch
3. Quy trình thiết kế vi mạch
4. Quá trình chế tạo CMOS
Đoạn film mô tả quá trình sản xuất IC:
Ha M. Do - PTIT Lecture 10 3
The Semiconductor Industry
PRODUCT 
APPLICATIONS
INFRASTRUCTURE
Consumers: 
• Computers
• Automotive
• Aerospace
• Medical
• other industries
Customer Service
Original Equipment Manufacturers
Printed Circuit Board Industry
Industry Standards 
(SIA, SEMI, NIST, etc.) 
Production Tools
Utilities 
Materials & Chemicals
Metrology Tools
Analytical Laboratories
Technical Workforce
Colleges & Universities
Chip
Manufacturer
Ha M. Do - PTIT Lecture 10 4
IC Fabrication
- Silicon
–Wafer
–Wafer Sizes
–Devices and Layers
Wafer Fab
Stages of IC Fabrication
–Wafer preparation
–Wafer fabrication
–Wafer test/sort
–Assembly and packaging
–Final test
166/176
Ha M. Do - PTIT Lecture 10 5
Evolution of Wafer Size
2000
1992
1987
1981
1975
1965 
50 mm 100 mm 125 mm 150 mm 200 mm 300 mm
Ha M. Do - PTIT Lecture 10 6
Devices and Layers from a Silicon Chip
Silicon substrate
drain
Silicon substrate
Top protective layer
Metal layer
Insulation layers
Recessed conductive 
layer
Conductive layer
Ha M. Do - PTIT Lecture 10 7
Quy trình sản xuất Vi mạch
Wafer Preparation
includes crystal
growing, rounding,
slicing and polishing.
Wafer Fabrication
includes cleaning,
layering, patterning,
etching and doping.
Assembly and Packaging:
The wafer is cut
along scribe lines
to separate each die.
Metal connections
are made and the
chip is encapsulated.
Test/Sort includes
probing, testing and
sorting of each die on
the wafer.
Final Test ensures IC
passes electrical and
environmental
testing.
Defective die
2.
Scribe line
A single die
Assembly Packaging
3.
4.
Wafers sliced from ingot
Single crystal silicon
1. Sản xuất Mask
Ha M. Do - PTIT Lecture 10 8
GIAI ĐOẠN 1 - SẢN XUẤT MASK
- Có thể xem mask là cái khuôn để đúc vi mạch lên tấm silicon. 
- Công nghệ sản xuất mask hiện đại chủ yếu dùng EB (Electron 
Beam). 
- Các điện tử với năng lượng lớn (vài chục keV) sẽ được vuốt
thành chùm và được chiếu vào lớp film Cr đổ trên bề mặt tấm
thủy tinh. 
- Phần Cr không bị che bởi mask sẽ bị phá hủy, kết quả là phần Cr 
không bị chùm electron chiếu vào sẽ trở thành mask thực sự. 
- Một chip cần khoảng 20 tới 30 mask. Giá thành các tấm mask 
này cực đắt, cỡ vài triệu USD.
167/176
Ha M. Do - PTIT Lecture 10 9
GIAI ĐOẠN 1 - SẢN XUẤT MASK
Ha M. Do - PTIT Lecture 10 10
GIAI ĐOẠN 2 - CHUẨN BỊWAFER
Nuôi tinh thể (Silicon crystal growth):
- Tinh chế cát (SiO2) thành Silic nguyên chất (99.999999999%).
- Silic nguyên chất sẽ được pha thêm tạp chất là các nguyên tố
nhóm 3 hoặc nhóm 5 để được p-type wafer hoặc n-type wafer. 
- Nuôi cấy tinh thể SiO2 để được tinh thể kích thước lớn hình trụ
tròn dài 1000mm, đường kính 200 – 300mm. 
- Nguyên lý: Thăng hoa Si hay SiC ở nhiệt độ 1800-20000C áp
suất 1100psi trong lò cao tần.
- Thiết bị: Crystalline Growth Chamber. 
Crucible:
Lò cao tần
Nấu chảy
Silicon
Ha M. Do - PTIT Lecture 10 11
GIAI ĐOẠN 2 - CHUẨN BỊWAFER
Cắt lát Silicon tinh thể:
-Silicon sẽ được cắt thành các tấm tròn
đường kính 200mm hoặc 300mm với bề
dày cỡ 750um. 
-Thiết bị: Wafer dicing machine:
-Phần mềm: Thermocarbon’s Tcar 864-1. 
Wafer Dicing Saw. 
Mài bóng làm sạch wafer
-Thiết bị: Wafer cleaner
Có các công ty chuyên sản xuất silicon 
wafer. Chẳng hạn Shin'Etsu là công ty
cung cấp khoảng 40% silicon wafer cho thị
trường bán dẫn Nhật Bản. Giá một tấm
wafer 200mm khoảng 20 USD. 
Ha M. Do - PTIT Lecture 10 12
Cấu trúc Wafer
Cỡ wafer thông thường: 200mm (10”)
Công nghệ mới nhất: 300mm (12”)
Die - Single IC chip
168/176
Ha M. Do - PTIT Lecture 10 13
GIAI ĐOẠN 2 - CHUẨN BỊWAFER
1. Crystal Growth
2. Single Crystal Ingot
3. Crystal Trimming 
and Diameter Grind
4. Flat Grinding
5. Wafer Slicing
6. Edge Rounding
7. Lapping
8. Wafer Etching
9. Polishong
10.Wafer Inspection
Slurry
Polishing table
Polishing 
head
Polysilicon Seed crystal
Heater
Crucible
Ha M. Do - PTIT Lecture 10 14
GIAI ĐOẠN 3 - CÁC QUÁ TRÌNH XỬ LÝ WAFER
-Tất cả được thực hiện trong môi trường siêu sạch (ultra clean room).
Ha M. Do - PTIT Lecture 10 15
GIAI ĐOẠN 3 - CÁC QUÁ TRÌNH XỬ LÝ WAFER
- Bước 1: Rửa (Wet process): Đây là bước làm sạch wafer bằng các
dung dịch hóa học. 
+ Ví dụ APM (hỗn hợp NH4OH/H2O2/H2O) dùng để làm sạch các
particle như bụi trong không khí, bụi từ người bay ra. 
+ HPM (hỗn hợp HCl/H2O2/H2O) dùng làm sạch các tạp chấp và kim
loại hiếm (Cu, Au, Pt...).
+ HPM (hỗn hợp H2SO4/H2O2) làm sạch các tạp chất hữu cơ (resist) 
và kim loại (Ze, Fe...).
+ DHF (axit HF loãng) dùng để loại bỏ các phần SiO2 không cần
thiết. 
Bước 2: Ô-xi hóa (Oxidation): Tạo SiO2 trên bề mặt wafer trong đó lớp
SiO2 mỏng cỡ 1 tới 2 nanomet
sẽ trở thành gate của transistor.
Thiết bị: MOCVD theo
công nghệ MOS
SiO2 Thin Oxide
Silicon Wafer
Ha M. Do - PTIT Lecture 10 16
GIAI ĐOẠN 3 - CÁC QUÁ TRÌNH XỬ LÝ WAFER
- Bước 3: CVD (Chemical Vapor Deposition)
Tạo các lớp film mỏng trên bề mặt wafer bằng phương pháp hóa
học (SiO2, Si3N4. Poly-Si, WSi2). 
Ví dụ có thể dùng CVD ở áp suất thấp trong môi trường SiH4 và
H2 để tạo ra lớp poly-Si (Si đa tinh thể) để làm điện cực cho
transistor. 
Silicon
Polysilicon
169/176
Ha M. Do - PTIT Lecture 10 17
GIAI ĐOẠN 3 - CÁC QUÁ TRÌNH XỬ LÝ WAFER
- Bước 4: Cấy Ion (Ion implantation)
Sử dụng các nguồn ion năng lượng cao (vài chục tới vài trăm keV) 
bắn trực tiếp lên bề mặt Si nhằm thay đổi nồng độ tạp chất trong
Si. 
Ví dụ bắn các ion As để tạo ra vùng n+ để làm source và drain cho
MOSFET. 
Ha M. Do - PTIT Lecture 10 18
GIAI ĐOẠN 3 - CÁC QUÁ TRÌNH XỬ LÝ WAFER
- Bước 5: Loại bỏ (etching)
+ Loại bỏ các phần SiO2 không cần thiết. 
+ Có hai loại: 
–Wet-etching dùng axit HF loãng để hòa tan SiO2.
–Dry-etching dùng plasma để cắt SiO2 khỏi bề mặt Si. 
Ha M. Do - PTIT Lecture 10 19
GIAI ĐOẠN 3 - CÁC QUÁ TRÌNH XỬ LÝ WAFER
- Bước 6: Quang khắc Photolithography
Phương pháp xử lý quang học để transfer mask pattern lên bề mặt
wafer.
Wafer sẽ được phết một lớp dung dịch gọi là cản quang (resist), độ
dày của lớp này khoảng 0.5um. 
Ánh sáng sẽ được chiếu lên mask, phần ánh sáng đi qua sẽ làm
mềm resist. 
Sau khi rửa bằng dung dịch đặc biệt (giống tráng ảnh), phần resist 
không bị ánh sáng chiếu vào sẽ tồn tại trên wafer như là mask. 
(trong trường hợp này resist là loại positive). 
Wafer
Photoresist
Mask
UV Light
Ha M. Do - PTIT Lecture 10 20
GIAI ĐOẠN 3 - CÁC QUÁ TRÌNH XỬ LÝ WAFER
- Bước 7: Sputtering
+ Là phương pháp phủ các nguyên tử kim loại (Al, Cu) lên bề mặt wafer.
+ Ion Ar+ với năng lượng khoảng 1 keV trong môi trường plasma sẽ bắn
phá các target kim loại (Al, W, Cu).
+ Các nguyên tử kim loại sẽ bật ra bám lên bề mặt wafer. 
+ Phần bị phủ sẽ trở thành dây dẫn nối các transistor với nhau.
- Bước 8: Annealing
+ Xử lý nhiệt giúp cho các liên kết chưa hoàn chỉnh của Si (bị phá huỷ
bởi ion implantation etc.) sẽ tạo liên kết với H+. 
+ Việc này có tác dụng làm giảm các sự cố về mức năng lượng tại bề
mặt Si và SiO2. 
- Bước 9: CMP (Chemical Mechanical Polishing)
+ Làm phẳng bề mặt bằng phương pháp cơ-hóa. Đây là kỹ thuật mới
được áp dụng vào semiconductor process. 
+ Có tác dụng hỗ trợ thêm cho các xử lý như photolithography, etching 
etc. 170/176
Ha M. Do - PTIT Lecture 10 21
GIAI ĐOẠN 3 - CÁC QUÁ TRÌNH XỬ LÝ WAFER
Polysilicon GateSiO2
Insulator
n+ n+
p substrate
channel
Source Drain
n transistor
G
S
D
SB
L
W
G
S
D
substrate connected
to GND
p+ p+
n substrate
channel
Source Drain
p transistor
G
S
D
SB
Polysilicon GateSiO2
Insulator L
W
G
substrate connected
to VDD
Ha M. Do - PTIT Lecture 10 22
GIAI ĐOẠN 4 - Kiểm tra - Đóng gói - Xuất xưởng
- Các xử lý ở phần 3 sẽ được lặp đi lặp lại nhiều lần tùy thuộc vào
mức độ phức tạp của chip. 
- Cuối cùng chip sẽ được cắt rời (một tấm wafer 300mm có thể tạo
được khoảng 90 con chip Pentium IV). 
- Một loạt các xử lý khác như back grinding (mài mỏng phần mặt
dưới của chip), bonding (nối ra các pins, dùng chì mạ vàng hoặc
đồng), mold (phủ lớp cách điện), marking (ghi tên hãng sản xuất
etc.).
Ha M. Do - PTIT Lecture 10 23
Quy trình thiết kế vi mạch
Packaging Fabri-cation
Physical
Design
Technology
Mapping
Synthesis
SpecificationsSpecifications High-levelDescription
High-level
escription
Structural
Description
Structural
Description
Placed
& Routed
Design
Placed
& Routed
esign
X=(AB*CD)+
(A+D)+(A(B+C))
Y = (A(B+C)+AC+
D+A(BC+D))
Gate-level
Design
Gate-level
esign
Logic
Description
Logic
escription
Ha M. Do - PTIT Lecture 10 24
Các mức thiết kế
- Full Custom
- Application-Specific Integrated Circuit (ASIC)
- Programmable Logic (PLD, FPGA)
- System-on-a-Chip
171/176
Ha M. Do - PTIT Lecture 10 25
Full Custom Design
Structural/RTL Description
Mem
Ctrl
Comp.
Unit
Reg
File
...
Component Design
Place & Route
A/D
PLA
I/Ocomp
RAM
Ha M. Do - PTIT Lecture 10 26
ASIC Design
Structural/
RTL Description
Mem
Ctrl
Comp.
Unit
Reg
File
HDL Programming
P_Inp: process (Reset, Clock)
begin
if (Reset = '1') then
sum '0' );
input_nums_read <= '0';
sum_ready <= '0';
_I : r ( t, l )
i
if ( t ' ') t
 ( t r ' ' );
i t_ _r ' ';
_r ' ';
add82 : kadd8 port map (
a => add_i1, b => add_i2,
ci => carry, s => sum_o);
Mult_i1 <= sum_o(7 downto 0);
 : rt (
 _i , _i ,
i rr , _ );
lt_i _ ( t );
C D
A B
Cell library
D C C B
A C C
D C D B
BCCC
Ha M. Do - PTIT Lecture 10 27
Các bước thiết kế Vi mạch
1. System design 
Quyết định system spec., chip spec., nguồn điện... 
Phải lý giải 100% hệ thống sắp thiết kế. Ví dụ muốn thiết kế 1 CPU 
thì bạn phải hiểu rõ nguyên lý hoạt động của nó, các đặc điểm về
công nghệ, tốc độ xử lý, mức tiêu thụ năng lượng, cách bố trí các
pins, các lược đồ khối, các điều kiện vật lý như kích thước, nhiệt
độ, điện áp... 
2. Function design 
Đây là phần dùng ngôn ngữ HDL (Verilog-HDL, VHDL etc.) để thiết
kế các chức năng cho chip.
Mức độ thiết kế là RTL (Register Transfer Level). 
Thiết kế mức RTL nghĩa là bạn không cần quan tâm đến cấu tạo
chi tiết của mạch điện mà chỉ chú trọng vào hoạt động tổng thể
của chip dựa trên kết quả tính toán cũng như sự luân chuyển dữ
liệu giữa các register. 
Ha M. Do - PTIT Lecture 10 28
Các bước thiết kế Vi mạch
3. Logic design 
Đây là bước chuyển những chức năng đã thiết kế ở phần 2 xuống
mức thiết kế logic. 
Các tool chuyên dụng sẽ thực hiện nhiệm vụ này.
Tuy vậy bạn phải có sự nhạy cảm và kinh nghiệm trong việc
chuyển từ function sang logic thì hệ thống của bạn mới được tối
ưu hóa (đặc biệt là về chip area) 
4. Circuit design 
Chuyển từ thiết kế logic xuống mức thấp hơn nữa: gate level. 
Tức là đã đến mức phải xem xét từng con transitor. 
Các bộ tool chuyên dụng sẽ giúp tự động hóa công việc. 
Tuy nhiên yêu cầu phải hiểu rõ cấu tạo và nguyên lý hoạt động của
CMOS.
172/176
Ha M. Do - PTIT Lecture 10 29
Các bước thiết kế Vi mạch
5. Layout design 
Dùng các công cụ CAD để chuyển từ bản vẽ mạch sang layout. 
Ở đây bạn phải tuân thủ nghiêm ngặt một thứ gọi là Design Rule. 
Ví dụ chip của bạn dùng công nghệ 90nm thì bạn phải dùng dùng
các kích thước là bội số của 90nm...
6. Mask pattern design 
Chuyển layout vừa thiết kế sang mask pattern. 
Tiếp đó là dùng tool chuyên dụng để chuyển thành dạng dữ liệu có
format đặc biệt và gửi đi nhờ sản xuất mask.
Ha M. Do - PTIT Lecture 10 30
4. Quá trình chế tạo CMOS
Ha M. Do - PTIT Lecture 10 31
4. Quá trình chế tạo CMOS
Ha M. Do - PTIT Lecture 10 32
4. Quá trình chế tạo CMOS
173/176
Ha M. Do - PTIT Lecture 10 33
4. Quá trình chế tạo CMOS
Ha M. Do - PTIT Lecture 10 34
4. Quá trình chế tạo CMOS
Ha M. Do - PTIT Lecture 10 35
4. Quá trình chế tạo CMOS
Ha M. Do - PTIT Lecture 10 36
4. Quá trình chế tạo CMOS
174/176
Ha M. Do - PTIT Lecture 10 37
4. Quá trình chế tạo CMOS
Ha M. Do - PTIT Lecture 10 38
4. Quá trình chế tạo CMOS
Ha M. Do - PTIT Lecture 10 39
4. Quá trình chế tạo CMOS
Ha M. Do - PTIT Lecture 10 40
4. Quá trình chế tạo CMOS
175/176
Ha M. Do - PTIT Lecture 10 41
4. Quá trình chế tạo CMOS
Ha M. Do - PTIT Lecture 10 42
4. Quá trình chế tạo CMOS
176/176