Bài giảng Nhập môn mạch số - Chương 6: Mạch tuần tự. Bộ đếm (Phần 2) - Trần Văn Cường

CHƯƠNG 6: MẠCH TUẦN TỰ
- BỘ ĐẾM 
NHẬP MÔN MẠCH SỐ
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 2
Nội dung
 Bộ đếm bất đồng bộ (Asynchronous counters)
Hệ số của bộ đếm (MOD number)
Bộ đếm lên/xuống (Up/ Down counters)
Phân tích và thiết kế bộ đếm bất đồng bộ
Delay của mạch (Propagation delay)
 Bộ đếm đồng bộ (Synchronous counters)
Phân tích bộ đếm đồng bộ (Analyze synchronous counters)
Thiết kế bộ đếm đồng bộ (Design synchronous counter)
 Thanh ghi (Register)
Bộ đếm bất đồng bộ
Xem xét hoạt động của bộ đếm 4-bit bên dưới
– Clock chỉ được kết nối đến chân CLK của FF A
– J và K của tất cả FF đều bằng 1
– Ngõ ra Q của FF A kết nối với chân CLK của FF B, 
tiếp tục kết nối như vậy với FF C, D.
– Ngõ ra của các FF D, C, B và A tạo thành bộ đếm
4-bit binary với D có trọng số cao nhất (MSB)
Bảng sự thật FF-J_K
Note: * tất cả ngõ vào J và K của các FF được đưa vào mức 1
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 3
Sau cạnh xuống của xung CLK 
thứ 16, bộ đếm sẽ quay trở lại 
trạng thái ban đầu 
DCBA = 0000
Bộ đếm bất đồng bộ
Bảng sự thật FF-J_K
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 4
Bộ đếm bất đồng bộ
 Các FFs không thay đổi trạng thái đồng bộ với xung Clock 
Trong ví dụ ở slide trước, 
Chỉ FF A mới thay đổi tại cạnh xuống của xung Clock , 
FF B phải đợi FF A thay đổi trạng thái trước khi nó có thể lật,
FF C phải đợi FF B thay đổi, tương tự với FF D phải đợi FF C 
 Có trì hoãn (delay) giữa các FF liên tiếp nhau
 Chỉ FF có trọng số thấp nhất mới kết nối với xung Clock
 Bộ đếm trên còn được gọi là bộ đếm tích lũy trì hoãn 
(ripple counter) 
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 5
Hệ số của bộ đếm (MOD number)
Thêm vào Flip-flop sẽ tăng hệ số của bộ đếm
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 6
Hệ số của bộ đếm là số trạng thái khác nhau của bộ
đếm trước khi bộ đếm lặp lại chu trình đếm
Ví dụ
 Cần bao nhiêu FF cho bộ đếm 1000 sản phẩm?
• Đáp án
29 = 512 => 9 FFs chỉ đếm được tối đa 512 sản phẩm 
 không thỏa yêu cầu
210 = 1024 => 10 FFs đếm được tối đa 1024 > 1000
 Thỏa yêu cầu bài toán 
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 7
Ví dụ
• Đáp án:
Không có số nguyên N để thỏa điều kiện 2N = 60
 Số N gần nhất là 6, khi đó 26 = 64 > 60
Vì đồng hồ số cần đếm chính xác Không có đáp án với 
yêu cầu thiết kế trên
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 8
 Các bước để làm một đồng hồ số
 Cần bao nhiêu FF cho bộ đếm có hệ số đếm 60 (MOD-
60)?
Câu hỏi thảo luận
1. Đúng hay sai? Trong một bộ đếm bất đồng bộ, tất cả các FF 
thay đổi trạng thái tại cùng một thời điểm
2. Giả sử bộ đếm trong ví dụ 1 đang có giá trị DCBA = 0101. 
Giá trị bộ đếm sẽ bằng bao nhiêu sau 27 xung clock tiếp theo?
3. Hệ số bộ đếm trong ví dụ 1 bằng bao nhiêu nếu 3 FF được 
thêm vào bộ đếm?
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 9
Bộ đếm có hệ số bộ đếm < 2N
MOD-6 counter?
Tất cả ngõ vào 
J, K bằng 1
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 10
 Bộ đếm bất đồng bộ thông thường giới hạn hệ số bộ đếm
bằng 2N (Hệ số đếm lớn nhất với N flip-flop được sử
dụng)
 Xét bộ đếm với mạch cho bên dưới
Bộ đếm có hệ số bộ đếm < 2N 
Bộ đếm MOD-6 được tạo từ bộ đếm MOD-8 bằng 
cách clear bộ đếm khi trạng thái 110 xuất hiện
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 11
Bộ đếm có hệ số bộ đếm < 2N 
Giản đồ chuyển trạng thái của bộ đếm MOD-6
7-4 Counters with MOD Number <2N
- Mỗi vòng tròn nét liền chỉ một trạng thái 
thực sự của bộ đếm
- Mỗi vòng tròn nét đứt chỉ một trạng thái 
tạm của bộ đếm
- Mũi tên nét liền chỉ sự chuyển trạng 
thái giữa 2 trạng thái thực
- Mũi tên nét đứt chỉ sự chuyển từ trạng 
thái thực sang trạng thái tạm hoặc 
ngược lại
Trạng 
thái tạm
- Không có mũi tên chỉ đến trạng thái 111 vì trong chu trình của bộ đếm không có 
trạng thái nào chuyển đến trạng thái này
- Trạng thái 111 có thể xuất hiện khi bật nguồn (power-up)
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 12
Ví dụ
 Xác định hệ số bộ đếm (MOD number) của mạch đếm bên dưới?
 Xác định tần số tại ngõ ra D?
* Tất cả ngõ vào J, K bằng 1
• MOD-14 (14 trạng thái thật sự từ 0000 đến 1101)
• FreqD = 30kHz/14 = 2.14 kHz
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 13
Bộ đếm bất đồng bộ - Đếm xuống
Lưu đồ chuyển trạng thái của 
bộ đếm xuống MOD-8
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 14
 Bộ đếm xuống bất đồng bộ được xây dựng gần giống
với bộ đếm lên bất đồng bộ
Bộ đếm bất đồng bộ - Đếm xuống
* Tất cả ngõ 
vào J, K bằng 1
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 15
Một vài ví dụ bộ đếm lên/đếm xuống
bất đồng bộ
Đếm lên Đếm xuống
Chú ý: Q0 có trọng số nhỏ nhất (LSB)
Q2 có trọng số lớn nhất (MSB)
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 16
Thiết kế bộ đếm bất đồng bộ MOD-X
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 17
 Ví dụ: Thiết kế bộ đếm lên bất đồng bộ MOD-5 dùng
FF-T có xung clock kích cạnh xuống, ngõ vào Preset và
Clear tích cực cao. Biết rằng trạng thái ban đầu của bộ
đếm là 5. Những trạng thái không có trong chu trình
đếm sẽ được đưa về giá trị trạng thái đếm là 5.
Bước 1: Tìm số flip-flop cần dùng nhỏ nhất thỏa yêu cầu
bài toán
(2N >= X)
Ta có: 23 >= 5 (MOD-5) Sử dụng 3 FF
Thiết kế bộ đếm bất đồng bộ MOD-X
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 18
 Bước 1: Tìm số flip-flop cần dùng nhỏ nhất thỏa yêu cầu
bài toán
(2N >= X)
Ta có: 23 >= 5 (MOD-5) Sử dụng 3 FF
Thiết kế bộ đếm bất đồng bộ MOD-X
- Trạng thái Reset của bộ đếm: 
Q2Q1Q0 = 010
- Trạng thái không có trong chu 
trình đếm Q2Q1Q0 = 011, 100
- Trạng thái sau reset của bộ
đếm Q2Q1Q0 = 101
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 19
 Bước 2: Vẽ lưu đồ chuyển trạng thái của bộ đếm
Thiết kế bộ đếm bất đồng bộ MOD-X
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 20
Trạng thái sau
reset của bộ đếm
Q2Q1Q0 = 101
 Bước 3: Thiết kế mạch Reset của bộ đếm
 Trường hợp 1: 2N = X Mạch không bị Reset bỏ
qua bước 3
 Trường hợp 2: 2N >= X 
➢ Dựa vào trạng thái sau Reset của bộ đếm ta tạo ra tín hiệu điều
khiển Z đưa vào cổng Preset và cổng Clear thích hợp
Mạch Reset 
của bộ đếm
Thiết kế bộ đếm bất đồng bộ MOD-X
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 21
 Sử dùng bìa Karnaugh để rút gọn: 
- Vì cổng PR và CLR là tích cực mức cao nên tín hiệu điều
khiển Z sẽ là mức cao.
- Trạng thái Reset của bộ đếm sẽ tạo ra tín hiệu điều khiển Z 
bằng mức cao (“1”)
- Những trạng thái không có trong chu trình đếm sẽ tạo ra tín
hiệu điều khiển Z bằng mức cao (“1”)
- Trạng thái Reset của bộ đếm: 
Q2Q1Q0 = 010
- Trạng thái không có trong chu 
trình đếm Q2Q1Q0 = 011, 100
Thiết kế bộ đếm bất đồng bộ MOD-X
Bước 4: Vẽ mạch cần thiết kế
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 22
Ví dụ
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 23
 Thiết kế bộ đếm MOD-60 trong ví dụ 3
Ví dụ
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 24
 Sử dụng FF-T để thiết kế bộ đếm bất đồng bộ MOD-10 
đếm từ giá trị 0 đến 9. Biết rằng FF sử dụng kích cạnh
xuống, ngõ vào Pr và Clr tích cực mức thấp
Delay của bộ đếm bất đồng bộ
 Các FFs không thay đổi trạng thái đồng bộ với xung Clock 
Trong các bộ đếm bất đồng bộ:,
Chỉ FF A mới thay đổi tại cạnh lên/xuống của xung Clock , 
FF B phải đợi FF A thay đổi trạng thái trước khi nó có thể lật,
FF C phải đợi FF B thay đổi, tương tự với FF D phải đợi FF C 
 Có trì hoãn (delay) giữa các FF liên tiếp nhau
 Chỉ FF có trọng số thấp nhất (FF A) mới kết nối với xung Clock
 Bộ đếm trên còn được gọi là bộ đếm tích lũy trì hoãn
(ripple counter) 
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 25
 Bộ đếm tích lũy trì hoãn có thiết kế đơn giản. Tuy nhiên, hạn chế
của bộ đếm là delay của FF trước được tích lũy đến FF sau
 Delay của toàn mạch lớn
 Bộ đếm này không phù hợp cho các thiết kế hoạt động ở 
tần số cao
 Để mạch hoạt động đúng thì chu kì của xung Clock phải lớn hơn
tổng Delay của mạch
Tclock N x tpd
Tclock: chu kì xung Clock
N: số FF của mạch
Tpd: delay của một FF
 Tần số tối đa của mạch: Fmax=1/(N x tpd)
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 26
Delay của bộ đếm bất đồng bộ
 T=1000ns
 tpd=50ns
 T 3 x tpd
Bộ đếm hoạt động đúng
Trạng thái CBA = 100 
không xuất hiện
• T=100ns
• tpd=50ns
 T < 3 x tpd
Bộ đếm hoạt động sai
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 27
Delay của bộ đếm bất đồng bộ
 Bộ đếm bất đồng bộ sẽ không hữu ích khi hoạt động ở tần số 
cao, đặc biệt khi bộ đếm sử dụng nhiều flip-flop.
 Tuy nhiên, vì tính đơn giản trong thiết kế, bộ đếm bất đồng bộ 
vẫn được sử dụng trong các mạch không đòi hỏi tần số cao.
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 28
Delay của bộ đếm bất đồng bộ
Câu hỏi thảo luận?
1. Bộ đếm thanh ghi dịch cần nhiều FF hơn bộ đếm Binary thông thường 
với cùng hệ số bộ đếm (MOD number)?
2. Bộ đếm thanh ghi dịch cần mạch giải mã phức tạp hơn bộ đếm Binary 
thông thường?
3. Làm sao để chuyển đổi bộ đếm vòng tròn sang bộ đếm Johnson?
4. Đúng hay Sai?
a) Ngõ ra của bộ đếm vòng tròn luôn luôn là xung vuông
b) Mạch giải mã cho bộ đếm Johnson đơn giản hơn bộ đếm Binary 
thông thường?
c) Bộ đếm vòng tròn và Johnson là bộ đếm đồng bộ?
5. Cần bao nhiêu FF để thiết kế bộ đếm vòng tròn MOD-16? Bộ đếm 
Johnson MOD-16?
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved. 29
30
11/2/2017 Copyrights 2016 UIT-CE. All Rights Reserved.
Tóm tắt nội dung chương học
 Qua Phần 2 - Chương 6, sinh viên cần nắm những nội
dung chính sau:
Phương pháp thiết kế mạch tuần tự: các bộ đếm bất đồng bộ
Kiểm chứng thiết kế bằng vẽ giản đồ xung
Ưu và khuyết điểm của bộ đếm bất đồng bộ
Thảo luận?