Giáo trình Kỹ thuật số (Mới)

1 
TRƯỜNG CAO ĐẲNG NGHỀ CÔNG NGHIỆP HÀ NỘI 
KHOA ĐIỆN – ĐIỆN TỬ 
Chủ biên: VŨ QUANG VINH 
-------***--------- 
GIÁO TRÌNH 
KỸ THUẬT SỐ 
 ( Lưu hành nội bộ) 
HÀ NỘI 2012 
2 
LỜI NÓI ĐẦU 
Trong chương trình đào tạo của các trường trung cấp nghề, cao đẳng nghề 
Điện tử dân dụng thực hành nghề giữ một vị trí rất quan trọng: rèn luyện tay nghề 
cho học sinh. Việc dạy thực hành đòi hỏi nhiều yếu tố: vật tư thiết bị đầy đủ đồng 
thời cần một giáo trình nội bộ, mang tính khoa học và đáp ứng với yêu cầu thực tế. 
Nội dung của giáo trình “KỸ THUẬT SỐ” đã được xây dựng trên cơ sở kế 
thừa những nội dung giảng dạy của các trường, kết hợp với những nội dung mới 
nhằm đáp ứng yêu cầu nâng cao chất lượng đào tạo phục vụ sự nghiệp công nghiệp 
hóa, hiện đại hóa đất nước,. 
Giáo trình được biên soạn ngắn gọn, dễ hiểu, bổ sung nhiều kiến thức mới 
và biên soạn theo quan điểm mở, nghĩa là, đề cập những nội dung cơ bản, cốt yếu 
để tùy theo tính chất của các ngành nghề đào tạo mà nhà trường tự điều chỉnh cho 
thích hợp và không trái với quy định của chương trình khung đào tạo cao đẳng 
nghề. 
Tuy các tác giả đã có nhiều cố gắng khi biên soạn, nhưng giáo trình chắc 
chắn không tránh khỏi những thiếu sót, rất mong nhận được sự tham gia đóng góp 
ý kiến của các bạn đồng nghiệp và các chuyên gia kỹ thuật đầu ngành. 
Xin trân trọng cảm ơn! 
Tuyên bố bản quyền 
3 
Tài liệu này là loại giáo trình nội bộ dùng trong nhà trường với mục đích làm tài liệu 
giảng dạy cho giáo viên và học sinh, sinh viên nên các nguồn thông tin có thể được tham khảo. 
Tài liệu phải do trường Cao đẳng nghề Công nghiệp Hà Nội in ấn và phát hành. 
Việc sử dụng tài liệu này với mục đích thương mại hoặc khác với mục đích trên đều bị 
nghiêm cấm và bị coi là vi phạm bản quyền. 
Trường Cao đẳng nghề Công nghiệp Hà Nội xin chân thành cảm ơn các thông tin giúp 
cho nhà trường bảo vệ bản quyền của mình. 
Nội dung tổng quát và phân bổ thời gian:MĐ 15 
4 
Số 
TT 
Tên chương mục 
Thời gian 
Tổng 
số 
Lý 
thuyết 
Thực 
hành 
(Bài 
tập) 
Kiểm 
tra* 
1 Tổng quan về kỹ thuật số. 6 6 0 
2 Các cổng logic cơ bản 15 3 11 1 
3 Biểu diễn hàm đại số logic 9 5 4 
4 Biểu thức logic và mạch điện 9 5 4 
5 Các phần tử logic thông dụng 6 4 2 
6 Mạch mã hóa - giải mã. 9 2 7 
7 Mạch dồn kênh - phân kênh 9 2 7 
8 Các phần tử FLIP-FLOP 15 5 9 1 
9 Mạch đếm nhị phân 12 3 8 1 
10 Mạch ghi dịch. 12 3 8 1 
11 Bộ nhớ bán dẫn 9 5 4 
12 Mạch ADC - DAC 9 5 4 
 Tổng số 120 48 68 4 
MỤC LỤC TRANG 
5 
BÀI 1 : CƠ SỞ KỸ THUẬT SỐ ...........................................................................14 
1.1. Khái niệm tín hiệu số, tín hiệu tương tự ....................................................14 
1.1.1. Tín hiệu số ..........................................................................................14 
1.1.2. Tín hiệu tương tự ................................................................................15 
1.2. Khái niệm mã và hệ đếm. .........................................................................15 
1.2.1. Phân loại mã. ......................................................................................15 
1.2.2. Phân loại hệ đếm. ...............................................................................16 
1.2.2.1. Hệ thống số đếm thập phân (Decimal) : .......................................16 
1.2.2.2. Hệ thống số nhị phân (Binary) ......................................................16 
1.2.2.3. Hệ thống số bát phân (Octal) ........................................................17 
1.2.2.4. Hệ thống số thập lục phân (Hexa-decimal) ...................................17 
1.3. Thực hiện các phép tính và chuyển đổi mã ...............................................17 
1.3.1. Các phép tính trong hệ nhị phân. ........................................................17 
1.3.1.1. Phép cộng nhị phân ......................................................................18 
1.3.1.2. Phép trừ nhị phân .........................................................................18 
1.3.1.3. Phép nhân nhị phân ......................................................................18 
1.3.1.4. Phép chia nhị phân .......................................................................19 
1.3.2. Chuyển đổi giữa các hệ đếm ...............................................................19 
1.3.2.1. Chuyển đổi hệ nhị phân sang hệ thập phân và ngược lại ...............19 
1.3.2.2. Chuyển đổi hệ Octal sang hệ thập phân và ngược lại ....................22 
1.3.2.3. Chuyển đổi hệ thập lục phân sang hệ thập phân và ngược lại. ......24 
1.4. Đại số logic...............................................................................................25 
1.4.1. Khái niệm ...........................................................................................25 
1.4.2. Các tính chất cơ bản. ..........................................................................26 
1.4.3. Phương pháp biểu diễn và tối thiểu hàm logic ....................................28 
1.4.3.1. Phương pháp biểu diễn hàm logic (hàm Boole) ............................28 
1.4.3.2. Các dạng chuẩn của hàm Boole ....................................................30 
1.4.3.3. Phương pháp tối thiểu hàm logic (hàm Boole) ..............................32 
1.4.4. Thực hiện một số hàm logic cơ bản. ...................................................37 
1.4.4.1. Rút gọn các hàm Boole sau bằng phương pháp đại số ..................37 
6 
1.4.4.2. Rút gọn các hàm Boole sau bằng bìa K ........................................37 
Bài 2 : CÁC PHẦN TỬ LOGIC CƠ BẢN ............................................................38 
2.1. Các cổng logic cơ bản ...............................................................................38 
2.1.1. Cổng NOT .........................................................................................38 
2.1.2. Cổng AND .........................................................................................38 
2.1.3. Cổng OR ............................................................................................39 
2.1.4. Cổng NAND (AND+NOT) ................................................................40 
2.1.5. Cổng NOR (OR+NOT) ......................................................................41 
2.1.6. Cổng XOR (EX_OR)..........................................................................42 
2.2. Khảo sát nguyên lý hoạt động của các cổng logic cơ bản .........................44 
2.2.1. Khảo sát nguyên lý hoạt động của cổng logic đảo (Inverter)...............44 
2.2.2. Khảo sát nguyên lý hoạt động của cổng AND có 2 ngõ vào ..............45 
2.2.3. Khảo sát nguyên lý hoạt động của cổng OR có 2 ngõ vào ................46 
2.2.4. Khảo sát nguyên lý hoạt động của cổng NAND có 2 ngõ vào ...........46 
2.2.5. Khảo sát nguyên lý hoạt động của cổng NOR có 2 ngõ vào ..............47 
2.2.6. Khảo sát nguyên lý hoạt động của cổng XOR có 2 ngõ vào ..............48 
2.3. Lắp ráp các mạch dùng cổng logic cơ bản ................................................49 
2.3.1. Máy phát xung dùng cổng logic ..........................................................49 
2.3.1.1. Máy phát xung đa hài dùng cổng logic TTL .................................49 
2.3.1.2. Máy phát xung kiểu dịch pha dùng cổng logic TTL .....................50 
2.3.2. Mạch Trigger ......................................................................................51 
2.3.2.1. Mạch Trigger dùng cổng đảo ........................................................51 
2.3.2.2. Sơ đồ trigger R-S trên cổng logic .................................................52 
Bài 3: CÁC PHẦN TỬ LOGIC THÔNG DỤNG ..................................................54 
3.1. Mạch so sánh ............................................................................................54 
3.1.1. Sơ đồ mạch .........................................................................................54 
3.1.2. Bảng trạng thái ...................................................................................57 
3.1.3. Phương trình logic: .............................................................................58 
3.2. Mạch dùng cổng collector để hở. ..............................................................58 
3.2.1. Sơ đồ mạch .........................................................................................58 
7 
3.2.2. Bảng trạng thái ...................................................................................59 
3.2.3. Phương trình logic ..............................................................................59 
3.3. Mạch dùng cổng 3 trạng thái.....................................................................59 
3.3.1. Sơ đồ mạch: ........................................................................................59 
3.3.2. Bảng trạng thái: ..................................................................................60 
3.3.3. Phương trình logic: .............................................................................61 
3.4. Lắp ráp và cân chỉnh: ................................................................................61 
3.4.1. Cổng logic không đảo với ngõ ra collector hở: ...................................61 
3.4.2. Cổng logic NAND với ngõ ra collector hở .........................................62 
3.4.3. Cổng logic NOR với ngõ ra collector hở ............................................63 
3.4.4. Mạch logic 3 trạng thái: ......................................................................64 
Bài 4: MẠCH MÃ HOÁ .......................................................................................65 
4.1. Giới thiệu mạch mã hoá ............................................................................65 
4.1.1. Khái niệm mã hoá (Encoder) ..............................................................65 
4.1.2. Bảng mã .............................................................................................66 
4.1.3. Nguyên lý mã hoá ...............................................................................66 
4.2. Mạch mã hoá 4 ngõ vào thành 2 ngõ ra.....................................................66 
4.2.1. Sơ đồ mạch .........................................................................................66 
4.2.2. Bảng trạng thái. ..................................................................................66 
4.2.3. Nguyên lý hoạt động ..........................................................................67 
4.3. Mạch mã hoá 10 ngõ vào thành 4 ngõ ra ...................................................67 
4.3.1. Sơ đồ mạch .........................................................................................67 
4.3.2. Bảng trạng thái ...................................................................................67 
4.3.3. Nguyên lý hoạt động ..........................................................................68 
4.4.Lắp ráp và cân chỉnh mạch mã hoá 4 ngõ vào thành 2 ngõ ra dùng IC TTL .69 
4.4.1. Chuẩn bị thiết bị .................................................................................69 
4.4.2. Ráp mạch............................................................................................69 
4.4.3. Cân chỉnh mạch ..................................................................................70 
4.4.4. Kết luận tóm tắt về bộ mã hóa đã khảo sát ..........................................70 
4.5. Lắp ráp và cân chỉnh mạch mã hoá 10 ngõ vào thành 4 ngõ ra dùng cổng 
logic cơ bản: ......................................................................................................70 
8 
4.5.1. Chuẩn bị thiết bị ................................................................................70 
4.5.2. Ráp mạch............................................................................................70 
4.5.3. Cân chỉnh mạch ..................................................................................71 
4.5.4. Kết luận tóm tắt về bộ mã hóa đã khảo sát ..........................................72 
Bài 5: MẠCH GIẢI MÃ .......................................................................................73 
5.1. Giới thiệu mạch giải mã ............................................................................73 
5.1.1. Khái niệm giải mã ..............................................................................73 
5.1.2. Bảng mã decoder n 2n-1 ..................................................................74 
5.1.3. Nguyên lý giải mã: .............................................................................74 
5.2. Mạch giải mã 2 ngõ vào thành 4 ngõ ra ....................................................74 
5.2.1. Sơ đồ mạch .........................................................................................74 
5.2.2. Bảng trạng thái. ..................................................................................75 
5.2.3. Nguyên lý hoạt động: .........................................................................76 
5.3. Mạch giải mã 4 ngõ vào thành 10 ngõ ra (Mạch giải mã BCD sang Thập 
phân) 76 
5.3.1. Sơ đồ mạch .........................................................................................76 
5.3.2. Bảng trạng thái. ..................................................................................77 
5.3.3. Nguyên lý hoạt động: .........................................................................78 
5.4. Bộ giải mã từ BCD thành LED 7 đoạn:....................................................79 
5.4.1. Sơ đồ mạch: ........................................................................................79 
5.4.2. Bảng trạng thái. ..................................................................................82 
5.4.3. Nguyên lý hoạt động: .........................................................................82 
5.5. Lắp ráp và cân chỉnh bộ giải mã từ BCD thành LED 7 đoạn .....................83 
5.5.1. Lắp ráp và cân chỉnh bộ giải mã từ BCD sang led 7 đoạn loại Anode 
chung 83 
Bài 6: MẠCH DỒN KÊNH (MUX) ......................................................................88 
6.1. Khái niệm .................................................................................................88 
6.1.1. Sơ đồ mạch .........................................................................................88 
6.1.2. Nguyên lý hoạt động: .........................................................................89 
6.2. Cấu trúc mạch dồn kênh 2 đường vào 1 đường ra: ....................................89 
6.2.1. Sơ đồ mạch: ........................................................................................89 
9 
6.2.2. Nguyên lý hoạt động: .........................................................................89 
6.3. Cấu trúc mạch dồn kênh 8 đường vào 1 đường ra .....................................90 
6.3.1. Sơ đồ mạch: ........................................................................................90 
6.3.2. Nguyên lý hoạt động: .........................................................................90 
6.4. Một số ứng d ... g tự sang số – ADC (Analog to Digital Converter) lấy 
mức điện thế vào tương tự sau đó một thời gian sẽ sinh ra mã đầu ra dạng số biểu 
diễn đầu vào tương tự. Tiến trình biến đổi A/D thường phức tạp và mất nhiều thời 
gian hơn tiến trình chuyển đổi D/A. Do đó có nhiều phương pháp khác nhau để 
chuyển đổi từ tương tự sang số. Hình vẽ sau là sơ đồ khối của một lớp ADC đơn 
giản. 
Hình 11.2: Nguyên lý hoạt động của bộ biến đổi A/D 
Hoạt động cơ bản của lớp ADC thuộc loại này như sau: 
- Xung lệnh START khởi động sự hoạt động của hệ thống. 
- Xung Clock quyết định bộ điều khiển liên tục chỉnh sửa số nhị phân lưu 
trong thanh ghi. 
- Số nhị phân trong thanh ghi được DAC chuyển đổi thành mức điện thế 
tương tự VAX. 
- Bộ so sánh so sánh VAX với đầu vào trương tự VA. Nếu VAX< VA 
đầu ra của bộ so sánh lên mức cao. Nếu VAX> VA ít nhất bằng một 
khoảng VT (điện thế ngưỡng), đầu ra của bộ so sánh sẽ xuống mức thấp 
và ngừng tiến trình biến đổi số nhị phân ở thanh ghi. Tại thời điểm này 
VAX xấp xỉ VA. Giá trị nhị phân ở thanh ghi là đại lượng số tương 
đương VAX và cũng là đại lượng số tương đương VA, trong giới hạn 
155 
độ phân giải và độ chính xác của hệ thống. 
- Logic điều khiển kích hoạt tín hiệu ECO khi chu kỳ chuyển đổi kết 
thúc. 
Tiến trình này có thể có nhiều thay đổi đối với một số loại ADC khác, chủ yếu 
là sự khác nhau ở cách thức bộ điều khiển sửa đổi số nhị phân trong thanh ghi. 
11.1.4. Các phương pháp chuyển đổi. 
Có nhiều thương pháp biến đổi AD, được phân ra thành 4 loại biến đổi sau: 
 Biến đổi song song: Tín hiệu được so sánh đồng thời với nhiều giá trị chuẩn. 
Do đó các bit ngõ ra được xác định đồng thời và đưa đến ngõ ra. 
 Biến đổi nối tiếp theo mã đếm: Quá trình so sánh được thực hiện lần lượt từng 
bước theo quy luật của mã đếm. Kết quả biến đổi được xác định bằng cách 
đếm số lượng giá trị chuẩn có thể chứa được trong giá trị tín hiệu tương tự cần 
chuyển đổi. 
 Biến đổi nối tiếp theo mã nhị phân: Quá trình so sánh được thực hiện lần lượt 
từng bước theo quy luật của mã nhị phân. Các đơn vị chuẩn dùng để so sánh 
lấy các giá trị giảm dần theo quy luật của mã nhị phân, do đó các bit được xác 
định lần lượt từ bit có trọng số lớn nhất (MSB) đến bit có trọng số nhỏ nhất 
(LSB). 
 Biến đổi song song – nối tiếp kết hợp: qua mỗi bước so sánh, có thể xác định 
được tối thiểu là 2 bit đồng thời. 
11.2. Phân loại 
11.2.1. Chuyển đổi A/D theo phương pháp song song 
Sơ đồ của phương pháp này như hình sau. Tín hiệu tương tự đã lấy mẫu UM 
được đưa đến đồng thời các bộ so sánh S1÷Sm. 
156 
Hình 11.3 Sơ đồ nguyên lý bộ biến đổi A/D theo phương pháp song song 
Điện áp chuẩn Uch được đưa đến các ngõ vào thứ 2 của bộ so sánh qua thang 
điện trở R. Do đó, các điện áp chuẩn đặt vào các bộ so sánh kế tiếp khác nhau một 
lượng không đổi và giảm dần từ S1÷Sm. Ngõ ra bộ so sánh có điện áp vào lớn hơn 
điện áp chuẩn sẽ có mức “logic 1”, ngược lại sẽ có mức “logic 0”. Tất cả các ngõ ra 
được nối đến cổng AND, ngõ vào còn lại của cổng AND nối tới mạch tạo xung nhịp. 
Chỉ khi có xung nhịp thì các ngõ ra của bộ so sánh mới được đưa tới các Flip-Flop. 
Như vậy, cứ sau mỗi xung nhịp lại có 1 tín hiệu được biến đổi và đưa đến ngõ ra. 
Xung nhịp đảm bảo cho quá trình so sánh kết thúc mới đưa tín hiệu vào bộ nhớ. Bộ 
mã hóa có nhiệm vụ biến đổi tín hiệu vào dưới dạng mã đếm thành mã nhị phân. 
Mạch này có ưu điểm là tốc độ biến đổi nhanh do quá trình so sánh thực hiện 
song song. Nhược điểm của nó là kết cấu mạch phức tạp do số lượng linh kiện lớn. 
Với bộ chuyển đổi N bit, có thể phân biệt được 2N mức lượng tử hóa và phải dùng 
(2N-1) bộ so sánh. Vì vậy phương pháp này chỉ dùng cho các bộ biến đổi A/D có số 
lượng bit nhỏ và yêu cầu tốc độ biến đổi nhanh. Hiện nay đã có các bộ biến đổi A/D 
song song 7 bit với tần số xung nhịp fC=15MHz. 
11.2.2. Chuyển đổi A/D theo phương pháp nối tiếp theo mã nhị 
phân 
Hình sau đây biểu diễn sơ đồ khối và nguyên tắc làm việc của bộ biến đổi 
A/D theo phương pháp nối tiếp theo mã nhị phân. 
157 
Hình 11.4: Sơ đồ nguyên lý bộ biến đổi A/D theo phương pháp nối tiếp theo mã nhị 
phân 
Điện áp vào UA được so sánh với điện áp chuẩn dạng rang cưa UC nhờ bộ so 
sánh SS1. Khi UA>UC thì ngõ ra SS1 bằng 1, ngược lại ngõ ra SS1 bằng 0. 
Bộ so sánh thứ 2 thực hiện ao sánh điện áp rang cưa và mass. Ngõ ra 2 bộ so 
sánh được đưa đến một cổng AND. Xung ngõ ra UG có độ rộng tỷ lệ với độ lớn của 
điện áp ngõ vào UA, với giả thiết xung chuẩn dạng răng cưa có độ dốc không đổi. 
Cổng AND thứ 2 chỉ cho xung nhịp ngõ ra khi tồn tại UG, nghĩa là trong 
khoảng thời gian 0<UG<UA. Mạch đếm ngõ ra sẽ đếm số xung nhịp đó. Số xung 
này sẽ tỷ lệ với độ lớn của UA. 
Hình 11.5 Giản đồ xung theo thời gian 
158 
11.2.3. Chuyển đổi A/D theo phương pháp nối tiếp dùng vòng hồi 
tiếp 
Quá trình so sánh được thực hiện lần lượt từng bước theo quy luật của mã nhị 
phân. Các đơn vị chuẩn dùng để so sánh lấy các giá trị giảm dần theo quy luật của 
mã nhị phân, do đó các bit được xác định lần lượt từ bit có trọng số lớn nhất (MSB) 
đến bit có trọng số nhỏ nhất (LSB). 
11.2.4. Chuyển đổi A/D theo phương pháp song song – nối tiếp 
kết hợp 
Phương pháp này kết hợp cả dạng biến đổi song song và nối tiếp, do đó qua 
mỗi bước so sánh, có thể xác định được tối thiểu là 2 bit đồng thời. 
11.3. Lắp ráp và sửa chữa các mạch chuyển đổi thông dụng 
11.3.1. Chuẩn bị thiết bị 
- Mô hình điện tử số 
- Đồng hồ đo 
- Dây có chốt cắm hai đầu 
- Dao động ký 
11.3.2. Ráp mạch 
- Cấp nguồn và MASS cho các khối DS109 
- Nối dây theo sơ đồ nguyên lý hình 11.6 
11.3.3. Cân chỉnh mạch 
- Cấp nguồn +5V cho khối D109 
- Đặt thang đo thế lối vào của dao động ký ở 2V/cm. 
Đặt thời gian quét của dao động ký ở 0,1ms/cm. 
Dao động ký để ở chế độ đồng bộ ngoại với xung 50Hz TTL từ máy 
phát chuẩn DTS-21. 
- Chỉnh cho cả hai tia nằm giữa khoảng phần trên và phần dưới của màn 
dao động ký. Sử dụng các nút chỉnh vị trí để dịch tia theo chiều X và Y 
vềvị trí dễ quan sát. 
159 
- Sử dụng dao động ký để quan sát dạng tín hiệu tại các điểm của sơ đồ 
mạch. 
- Vặn biến trở P1 để thay đổi giá trị của ngõ ra ADC. 
- Dùng dao động ký quan sát ngõ ra của mạch ADC 
- Ráp mạch như hình 11.6 
Hình 11.6. Bộ biến đổi tương tự-số (ADC) 
- Thực hiện các bước như trong bảng 11.1. Dùng đồng hồ đo thế để đo 
giá trị thế tương tự tại lối vào IN và ghi giá trị chỉ trên LED 7 đoạn vào 
bảng 11.1. 
160 
Bảng 11.1 
Thế 
vào 
100mV 500mV 750mV 1V 1.25V 1.5V 1.75V 1.99V 
Số 
đếm 
- Vẽ đồ thị biểu diễn số đếm lối ra (trục y) theo điện thế lối vào (trục x). 
- Xác định độ phi tuyến đặc trưng ( độ lệch cực đại của đồ thị thu được 
khỏi đường thẳng).Giải thích nguyên nhân có thể gây ra sai số đó. 
11.3.4. Kết luận tóm tắt về mạch chuyển đổi D/A đã khảo sát 
161 
BÀI 12: MẠCH CHUYỂN ĐỔI D/A 
Mục tiêu: 
Kiến thức: 
Có thể hiểu được đặc tính, cấu trúc, nguyên lý hoạt động và ứng dụng 
của mạch D/A 
Kỹ năng: 
 Lắp ráp và cân chỉnh được mạch chuyển đổi D/A 
Thái độ: 
- Rèn luyện kỹ năng lắp ráp và sửa chữa mạch, nâng cao tay nghề. 
- Rèn luyện khả năng tư duy sáng tạo, đức tính cẩn thận, tỉ mỉ của học 
viên. 
Nội dung chính: 
12.1. Mạch chuyển đổi D/A 
12.1.1. Khái niệm chung 
Chuyển đổi tín hiệu số sang tín hiệu tương tự (Analog to Digital Converter 
(D/A)) là quá trình tìm lại tín hiệu tương tự từ N bit đã biết của tín hiệu số, với độ 
chính xác là một mức lượng tử từ 1 LSB. 
Chuyển đổi D/A không phải là phép nghịch đảo của chuyển đổi A/D, vì không 
thể thực hiện phép nghịch đảo của quá trình lượng tử hóa. 
12.1.2. Các tham số cơ bản 
 Độ phân giải 
Là lượng biến thiên của điện áp ngõ ra đối với mỗi thay đổi của LSB trong tín 
hiệu ngõ vào. Bộ biến đổi D/A có độ phân giải càng cao thì càng chính xác, thang chia 
điện áp nhỏ hơn. 
Các bộ biến đổi D/A thông dụng thường có độ phân giải từ 8-12 bit. 
162 
 Với N là số bit của bộ biến đổi 
Hình 12.1 Độ phân giải bộ biến đổi D/A 1 bit 
Hình 12.2 Độ phân giải bộ biến đổi D/A 3 bit 
 Điện áp chuẩn 
Là một điện áp xác định được sử dụng để xác định giá trị điện áp gán cho mỗi 
giá trị ngõ vào số. 
Các kiểu điện áp chuẩn: 
- Không ghép kênh: điện áp chuẩn nội bên trong, cố định và được định 
nghĩa bởi nhà sản xuất. 
- Ghép kênh: nguồn bên ngoài, thay đổi và phụ thuộc vào người sử dụng. 
163 
Hình 12.3 Không ghép kênh (Vref=C) (DAC 2 bit) 
Hình 12.4: Có ghép kênh (Vref=Asinwt) (DAC 2 bit) 
 Thời gian xác lập 
Là thời gian cần thiết để tìn hiệu điện áp ngõ vào xác lập tới giá trị điện áp ngõ 
ra mong muốn (trong phạm vi ±VLSB). 
Bất kỳ thay đổi nào ở điện áp ngõ vào sẽ không ảnh hưởng đến giá trị ngõ ran 
gay tức thời, có một khoảng thời gian trễ để giá trị ngõ ra xác lập tương ứng với mỗi 
giá trị ngõ vào. 
164 
Hình 12.5 Thời gian xác lập của bộ D/A 
 Độ tuyến tính 
Là độ sai lệch giữa giá trị ngõ ra mong muốn và giá trị ngõ ra thực trong phạm 
vi giá trị của bộ biến đổi. 
Một bộ biến đổi D/A lý tưởng sẽ có mối quan hệ tuyến tính giữa ngõ vào số và 
ngõ ra tương tự. 
Hình 12.6: Độ tuyến tính lý tưởng 
165 
Hình 12.7: Độ tuyến tính không lý tưởng (phi tuyến) 
 Tốc độ biến đổi 
Là tốc độ biến đổi của một ngõ vào số thành giá trị ngõ ra analog tương ứng. 
Tốc độ biến đổi phụ thuộc vào tốc độ xung nhịp của tín hiệu ngõ vào và thời 
gian xác lập của bộ biến đổi. 
 Sai số 
Sai số của bộ biến đổi D/A bao gồm: 
- Sai số phi tuyến: bao gồm sai số vi phân và sai số tích phân 
 + Sai số vi phân: Là sự khác biệt về độ lớn của bước điện áp từ ngõ ra 
DAC trước đó. 
Hình 12.8: Sai số vi phân 
 + Sai số tích phân: Là độ sai lệch của ngõ ra DAC thực với giá trị lý 
166 
tưởng. 
Hình 12.9: Sai số tích phân 
- Sai số độ lợi: Là sự khác biệt về độ dốc của đường ngõ ra lý tưởng và ngõ 
ra DAC thực. 
Hình 12.10: Sai số độ lợi 
- Sai số offset: Là sự khác biệt cố định của điện áp giữa ngõ ra DAC lý 
tưởng và ngõ ra DAC thực. 
167 
Hình 12.11: Sai số offset 
12.1.3. Nguyên lý hoạt động 
Để lấy lại tín hiệu tương tự từ tín hiệu số, sử dụng nguyên lý sau: 
Hình 12.12 Sơ đồ khối nguyên lý chuyển đổi D/A 
Theo sơ đồ nguyên lý trên thì quá trình chuyển đổi số-tương tự là quá trình tìm 
lại tín hiệu tương tự đã lấy mẫu được. Tín hiệu đầu ra là tín hiệu rời rạc theo thời gian, 
tín hiệu này được đưa qua một bộ lọc thông thấp lý tưởng. Ngõ ra bộ lọc là tín hiệu 
UA biến thiên liên tục theo thời gian. 
Hình 12.13: Đồ thị thời gian của tín hiệu sau mạch chuyển đổi D/A 
168 
12.2. Các phương pháp chuyển đổi 
12.2.1. Chuyển đổi D/A theo phương pháp thang điện trở 
Đầu vào bộ khuếch đại thuật toán là một thang điện trở, giá trị của chúng phân 
bố theo mã nhị phân. Hai điện trở kế tiếp nhau hơn kém nhau 2 lần. Tín hiệu điều 
khiển là tín hiệu số cần chuyển đổi. Bit có trọng số nhỏ nhất (LSB) đưa đến điều khiển 
khóa nối với điện trở có giá trị lớn nhất R, bit có trọng số lớn hơn kế tiếp được đưa đến 
điều khiển khóa nối với điện trở kế tiếp có giá trị R/2, bit có trọng số cao nhất MSB 
điều khiển khóa nối với điện trở nhỏ nhất . Bit có giá trị “0” thì khóa tương ứng 
nối đất, bit có giá trị “1” thì khóa tương ứng nối với nguồn điện áp chuẩn Uch để tạo 
nên một dòng điện tỷ lệ nghịch với giá trị điện trở của nhánh đó, nghĩa là I0 có giá trị 
nhỏ nhất, IN-1 có giá trị lớn nhất. Dòng sinh ra trong các nhánh điện trở được đưa đến 
ngõ vào của bộ khuếch đại, ngõ ra bộ khuếch đại có giá trị điện áp: 
Hình 12.14: Biến đổi D/A theo phương pháp thang điện trở 
Chuyển đổi D/A theo phương pháp này yêu cầu trị số của các điện trở phải rất 
169 
chính xác. Ví dụ, điện trở nhỏ nhất phải chính xác đến mức sai số dòng điện qua 
nó không vượt quá 1 LSB, với N=16 thì sai số này khoảng 0,5%. 
12.2.2. Chuyển đổi D/A theo phương pháp mạch điện trở 
Theo phương pháp này, các nguồn dòng được tạo ra bởi nguồn điện áp chuẩn 
Uch. Dòng điện của chúng bằng nhau và bằng I0. Tín hiệu cần chuyển đổi được đưa đến 
chuyển mạch K. Khi một bit nào đó của tín hiệu cần chuyển đổi là “0” thì I0 tương ứng 
với bit đó bị ngắn mạch qua khóa xuống đất. Ngược lại, khi một bit nào đó của tín hiệu 
cần chuyển đổi là “1” thì I0 tương ứng với bit đó được đưa đến ngõ vào của bộ khuếch 
đại qua mạng điện trở. Hình sau đây biểu diễn sơ đồ khối và nguyên tắc làm việc của 
bộ biến đổi A/D theo phương pháp nối tiếp theo mã nhị phân. 
Hình 2.15: Sơ đồ khối và nguyên tắc làm việc của bộ biến đổi A/D theo phương 
pháp nối tiếp theo mã nhị phân 
Trong sơ đồ này, mạch điện trở làm nhiệm vụ phân dòng. Vì điện trở nhánh 
ngang bằng một nửa điện trở nhánh dọc nên dòng đi qua một khâu điện trở giảm đi 
một nửa. Dòng điện ứng với LSB đi qua N-1 khâu, dòng điện của bit kế tiếp đi qua N-
2 khâuvà dòng tương ứng với MSB được đưa trực tiếp đến ngõ vào của bộ khuếch 
đại. Kết quả là các dòng điện ở ngõ vào bộ khuếch đại có trị số tương ứng với bit mà 
nó đại diện, có trị số giảm dần từ MSB đến LSB theo mã nhị phân. Điện trở nhánh 
ngang cuối cùng có trị số là 2R bằng điện trở nhánh dọc để đảm bảo cho sự phân dòng 
 ở khâu cuối cùng cũng giống như các khâu trước. 
170 
Theo phương pháp này thì số lượng điện trở phải khá lớn. Nếu chuyển đổi cho 
N bit thì số lượng điện trở phải sử dụng là 2(N-1), trong khi với phương pháp thang 
điện trở chỉ sử dụng N điện trở. 
12.2.3. Chuyển đổi D/A theo phương pháp mã hóa Shannon 
Theo lý thuyết Shannon, tốc độ lấy mẫu của tín hiệu để mạch DAC có thể hoạt 
động phải lớn hơn 2 lần tần số lớn nhất của tín hiệu mong muốn. Ví dụ, để tạo ra tín 
hiệu trong phổ âm thanh bao gồm các tần số lên đến 20kHz, cần sử dụng bộ ADC hoạt 
động ở tốc độ trên 40kHz. 
12.3. Lắp ráp và sửa chữa các mạch chuyển đổi thông dụng 
12.3.1. Chuẩn bị thiết bị 
- Mô hình điện tử số 
- Đồng hồ đo 
- Dây có chốt cắm hai đầu 
- Dao động ký 
12.3.2. Ráp mạch 
- Cấp nguồn và MASS cho các khối DS111 
- Nối dây theo sơ đồ nguyên lý hình 12.14 
12.3.3. Cân chỉnh mạch 
- Lối vào (Input ) : nối với bộ công tắc logic 
- Nối lối vào CLEAR với công tắc xung PS1 chốt A/TTL. 
- Nối các lối ra bộ đệm A1-D1,A2-D2 với các led0-led7 của bộ chỉ thị. 
- Nhấn PS1 để số đếm ghi trong thanh ghi IC1 là 15 (các led0-3 đều 
sáng, các led4-7 tắt).Sử dụng dồng hồ đo để đo giá trị thế tương tự tại 
lối ra OUT.Chỉnh biến trở P1 để định gí trị thế ra tương ứng. Ví dụ, 
V(16)=0.16V. 
- Máy phát xung CLOCK GENERATOR đặt ở tần số phát 10kHz. Sử 
dụng lối ra TTL của máy phát xung cho thí nghiệm.Nối lối ra máy 
171 
phát xung với lối vào CLOCK.Đặt thang đo thế lối vào của dao động 
ký ở 2V/cm. Đặt thời gian quét của dao động ký ở 0,1ms/cm.Chỉnh 
cho cả hai tia nằm giữa khoảng phần trên và phần dưới của màn dao 
động ký. Sử dụng các nút chỉnh vị trí để dịch tia theo chiều X và Y về 
vị trí dễ quan sát. 
- Nối kênh 1 dao động ký với lối vào CLOCK. Sử dụng kênh 2 dao 
động ký để quan sát dạng tín hiệu tại các lối ra bộ đếm IC1, IC2 và lối 
ra OUT. 
- Vẽ lại dạng tín hiệu ra.Xác định biên độ của mỗi bậc thang của tín 
hiệu ra. 
- Tính giá trị thế ra ứng với giá trị ngõ vào. 
Hình 12.16. Bộ biến đổi số-tương tự DAC 8 bit loại vi mạch. 
12.3.4. Kết luận tóm tắt về mạch chuyển đổi D/A đã khảo sát