Bài giảng Thiết kế logic số - Chương IV: Thiết kế mạch số trên FPGA (Phần 2)

Mục đích

Kiến trúc tổng quan và Kiến trúc Xilinx FPGA

Quy trình thiết kế trên FPGA Xilinx ISE

Nội dung

IOBuffer

Interconnect

Dedicated Multiplier

Dedicated block RAM

DCM

Quy trình thiết kế trên FPGA

Ví dụ khối cộng

Ví dụ khối chia tần

 

pptx 23 trang yennguyen 25/11/2021 340
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Thiết kế logic số - Chương IV: Thiết kế mạch số trên FPGA (Phần 2)", để tải tài liệu gốc về máy hãy click vào nút Download ở trên

Tóm tắt nội dung tài liệu: Bài giảng Thiết kế logic số - Chương IV: Thiết kế mạch số trên FPGA (Phần 2)

Bài giảng Thiết kế logic số - Chương IV: Thiết kế mạch số trên FPGA (Phần 2)
Thiết kế logic số (VLSI design) 
Bộ môn KT Xung, số, VXL 
quangkien82@gmail.com 
https://sites.google.com/site/bmvixuly/thiet-ke-logic-so 
08/2012 
Mục đích & nội dung 
Mục đích 
Kiến trúc tổng quan và Kiến trúc Xilinx FPGA 
Quy trình thiết kế trên FPGA Xilinx ISE 
Nội dung 
IOBuffer 
Interconnect 
Dedicated Multiplier 
Dedicated block RAM 
DCM 
Quy trình thiết kế trên FPGA 
Ví dụ khối cộng 
Ví dụ khối chia tần 
2 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Carry chain 
3 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Carry chain 
4 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Arithmetic chain 
5 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
IOB 
6 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
IOB-Delay Block 
7 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
IOB-Delay Block 
8 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
IOB-DDR 
9 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Interconnect-Switch matrix 
10 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Interconnect-lines 
Long lines 
Hex lines 
11 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Interconnect-lines 
Double lines 
Direct lines 
12 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Block RAM 
13 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Distributed RAM 
14 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Distributed RAM 
15 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Multiplier 
Cấu hình 16K x 1 không có bit kiểm tra chẵn lẻ 
Cấu hinhg 8K x2 không có bit kiểm tra chẵn lẻ 
Cấu hình 4K x 4 không có bít kiểm tra chẵn lẻ 
Cấu hình 2K x (8+1), có 1 bit kiểm tra chẵn lẻ 
Cấu hình 1K x (16+2) với hai bit kiểm tra chẵn lẻ 
Cấu hình 512 x (32+4) với 4 bit kiểm tra chẵn lẻ. 
16 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Multiplier 
17 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Multiplier 
18 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Multiplier 
19 /16 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Trắc nghiệm 
Câu 1: Vai trò của Block RAM trong FPGA : 
Sử dụng trong các thiết kế đòi hỏi dung lượng khối nhớ lớn 
Sử dụng như các khối đệm cho quá trình cộng nhân thường gặp trong các bài toán DSP 
Sử dụng trong các thiết kế đòi hỏi sự linh động trong cấu trúc của khối RAM 
Sử dụng trong các khối nhớ đòi hỏi tốc độ làm việc với tốc độ cao 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Trắc nghiệm 
Câu 2: Tại sao phải sử dụng nhiều dạng tài nguyên kết nối khác nhau? 
Để linh động trong tổ chức nối các khối thiết kế con với nhau 
Để tối ưu thiết kế nhất có thể khi thực hiện kết nối các khối chức năng 
C. Để tiết kiệm tài nguyên logic 
D. Để đáp ứng các đặc thù khác nhau của các dạng tín hiệu khác nhau trong thiết kế số 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Trắc nghiệm 
Câu 3: Phát biểu sau nào sau đây không chính xác: 
Khối nhân số nguyên được đặt cạnh các Block RAM nhằm tiết kiệm không gian bên trong FPGA 
B . Số lượng Block RAM trong Spartan 3E vào cỡ vài chục khối 
C . Các đường kết nối ba là các đường kết nối một chiều 
D. Tài nguyên kết nối trong FPGA gồm các ma trận chuyển và các dạng đường kết nối khác nhau. 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 
Trắc nghiệm 
Câu 4 : Phát biểu sau nào sau đây không chính xác: 
Chuỗi bit-nhớ trong FPGA thực chất được thiết kế theo 
 thuật toán cộng nối tiếp 
B . Cấu tạo của chuỗi bit nhớ làm giảm thiểu tài nguyên logic 
 sử dụng khi tổng hợp khối cộng trên FPGA 
C. Cấu tạo của chuỗi bit nhớ làm tăng tốc độ khối cộng 
D. Chuỗi bit nhớ được thiết kế riêng không phụ thuộc vào các thành phần logic khả trình trong FPGA nhằm tối ưu khối cộng 
23 
Chương IV : Thiết kế mạch số trên FPGA quangkien82@gmail.com 

File đính kèm:

  • pptxbai_giang_thiet_ke_logic_so_chuong_iv_thiet_ke_mach_so_tren.pptx